


Programmazione Avanzata

Vittorio Ruggiero

(v.ruggiero@cineca.it)

Roma, Marzo 2015



- ▶ Architetture
- ▶ La cache ed il sistema di memoria
- ▶ Pipeline
- ▶ Profiling seriale
- ▶ Profiling parallelo
- ▶ Debugging seriale
- ▶ Debugging parallelo
- ▶ Esercitazioni

Introduzione

Architetture

La cache e il sistema di memoria

Pipeline

Quanto possono variare le prestazioni?

Prodotto matrice-matrice (misurato in secondi)

Precisione	singola	doppia
Loop incorretto	7500	7300
senza ottimizzazione	206	246
con ottimizzazione (-fast)	84	181
codice ottimizzato	23	44
Libreria ACML (seriale)	6.7	13.2
Libreria ACML (2 threads)	3.3	6.7
Libreria ACML (4 threads)	1.7	3.5
Libreria ACML (8 threads)	0.9	1.8
Pgi accelerator	3	5
CUBLAS	1.6	3.2

- ▶ Processore(fisico)
- ▶ Core
- ▶ Nodo di calcolo
- ▶ Thread
- ▶ Processore logico
- ▶ Processo

- ▶ Central Processing Unit (CPU), è la parte di un computer che esegue i programmi.
- ▶ Un sistema di calcolo ad alte prestazioni (HPC) contiene molte CPU.
- ▶ Una CPU contiene uno o più core

- ▶ È la parte del processore che veramente esegue i programmi. Può eseguire un solo comando alla volta.
- ▶ Alcuni processori possono apparentemente eseguire più comandi nello stesso momento (HyperThreading e Simultaneous MultiThreading).

- ▶ Un computer esegue un'immagine del sistema operativo.
- ▶ I programmi eseguiti su macchine a memoria condivisa (shared-memory) possono usare al massimo un solo nodo.
- ▶ Un Supercomputer è costituito da molti nodi interconnessi con una rete molto veloce (ad esempio InfiniBand).

- ▶ È la più piccola unità di lavoro che può essere gestita dal sistema operativo.

- ▶ Il sistema operativo vede un processore logico per ogni thread che può essere assegnato ad un core.
- ▶ Su un sistema dual-core dove ogni core può gestire 2 thread, il sistema operativo vedrà 4 processori logici.

- ▶ Un processo è un'istanza di un programma in esecuzione. Esso contiene il codice eseguibile e tutto quello che è necessario per definirne lo stato .
- ▶ Un processo può essere costituito da più thread di esecuzione che lavorano in contemporanea.

- ▶ Fortran o C
- ▶ Prodotto riga per colonna $C_{i,j} = A_{i,k} B_{k,j}$
- ▶ Temporizzazione:
 - ▶ Fortran: `date_and_time` (> 0.001")
 - ▶ C: `clock` (>0.05")
- ▶ Per matrici quadrate di dimensione n
 - ▶ Memoria richiesta (doppia precisione) $\approx (3 * n * n) * 8$
 - ▶ Operazioni totali $\approx 2 * n * n * n$
 - ▶ Bisogna accedere a n elementi delle due matrici origine per ogni elemento della matrice destinazione
 - ▶ n prodotti ed n somme per ogni elemento della matrice destinazione
 - ▶ Flops totali = $2 * n^3 / tempo$
- ▶ Verificare sempre i risultati :-)

- ▶ Completiamo il loop principale del codice e verifichiamo:
 - ▶ Che prestazioni sono state ottenute?
 - ▶ C'è differenza tra Fortran e C?
 - ▶ Cambiano le prestazioni cambiando compilatore?
 - ▶ E le opzioni di compilazione?
 - ▶ Cambiano le prestazioni se cambio l'ordine dei loop?
 - ▶ Posso riscrivere il loop in maniera efficiente?

- ▶ **Stimare il numero di operazioni necessarie per l'esecuzione N_{Flop}**
 - ▶ 1 FLOP equivale ad un'operazione di somma o moltiplicazione floating-point
 - ▶ Operazioni più complicate (divisione, radice quadrata, funzioni trigonometriche) vengono eseguite in modo più complesso e più lento
- ▶ **Stimare il tempo necessario per l'esecuzione T_{es}**
- ▶ Le prestazioni sono misurate contando il numero di operazioni floating-point eseguite per unità di tempo:

$$Perf = \frac{N_{Flop}}{T_{es}}$$

- ▶ l'unità di misura minima è 1 Floating-pointing Operation per secondo (FLOPS)
- ▶ Normalmente si usano i multipli:
 - ▶ 1 MFLOPS= 10^6 FLOPS
 - ▶ 1 GFLOPS= 10^9 FLOPS
 - ▶ 1 TFLOPS= 10^{12} FLOPS


- ▶ Per compilare
 - ▶ make
- ▶ Per pulire
 - ▶ make clean
- ▶ Per cambiare compilatore o opzioni
 - ▶ make "FC=ifort"
 - ▶ make "CC=icc"
 - ▶ make "OPT=fast"
- ▶ Per compilare in singola precisione
 - ▶ make "OPT=-DSINGLEPRECISION"
- ▶ Di default compila in doppia precisione

```
processor           : 0
vendor_id          : GenuineIntel
cpu family         : 6
model              : 37
model name         : Intel(R) Core(TM) i3 CPU           M 330    @ 2.13GHz
stepping           : 2
cpu MHz            : 933.000
cache size         : 3072 KB
physical id        : 0
siblings           : 4
core id            : 0
cpu cores          : 2
apicid             : 0
initial apicid     : 0
fpu                : yes
fpu_exception      : yes
cpuid level        : 11
wp                 : yes
wp                 : yes
flags               : fpu vme de pse tsc msr pae mce cx8
bogomips           : 4256.27
clflush size       : 64
cache_alignment    : 64
address sizes       : 36 bits physical, 48 bits virtual
...
```

```
Architecture:          x86_64
CPU op-mode(s):      32-bit, 64-bit
Byte Order:          Little Endian
CPU(s):              4
On-line CPU(s) list: 0-3
Thread(s) per core:  2
Core(s) per socket:  2
CPU socket(s):       1
NUMA node(s):        1
Vendor ID:           GenuineIntel
CPU family:          6
Model:               37
Stepping:            2
CPU MHz:             933.000
BogoMIPS:            4255.78
Virtualization:      VT-x
L1d cache:           32K
L1i cache:           32K
L2 cache:            256K
L3 cache:            3072K
NUMA node0 CPU(s):  0-3
```

Qualche considerazione sui risultati ottenuti?

Motivation: Performance



Problem



Algorithms



Source code

```
#include <stdio.h>
#define SIZE 1000
main(int argc, char** argv) {
  int A[SIZE], B[SIZE], C[SIZE];
  int i;


  for (i=0; i<SIZE; i++) {
    B[i] = i;
    C[i] = SIZE-i;
  }

  /* Add B and C */
  for (i=0; i<SIZE; i++) {
    A[i] = B[i]+C[i];
  }
}
```



Compiled and optimized code

```
.globl main
.type main,@function
main:
    pushl %ebp
    movl %esp,%ebp
    subl $12004,%esp
    pushl %edi
    pushl %eax
    pushl %ebx
    movl $0,-12004(%ebp)
.L2:
    cmpl $999,-12004(%ebp)
    jle .L4
    jmp .L3
.L3:
    movl -12004(%ebp),%eax
    movl %eax,%edx
    leal 0f,%edx,4),%eax
    leal -4000(%ebp),%ecx
    movl -12004(%ebp),%ecx
    movl %ecx,%ebx
    leal 0f,%ebx,4),%ecx
    leal -8000(%ebp),%ebx
    movl -12004(%ebp),%eax
    movl %eax,%edx
    leal 0f,%edx,4),%eax
    leal -12000(%ebp),%eax
    movl (%ecx,%ebx),%ecx
    imull (%eax,%edx),%ecx
    movl %ecx,(%eax,%ebx)
.L4:
    incl -12004(%ebp)
    jmp .L2
.L5:
    leal -12016(%ebp),%esp
    popl %ebx
.L5al:
    .size main,.L5al-main
    .ident "GCC: (GNU) 2.8.1"
```



Output

Hierarchical code: Flummer model

tbody	dtime	qps	thats	usage	stout	tstop
1024	0.0315	0.050	1.00	5.350	0.350	2.000
tnow	T=U	Z/U	ntot	nbgv	ncvg	cpuime
0.000	-0.1617	-0.4943	203185	84	114	0.00
	cm pos	0.0000	-0.0000	0.0000		
	cm val	-0.0000	0.0000	0.0000		
	ax vec	0.0037	0.0135	-0.0222		
tnow	T=U	Z/U	ntot	nbgv	ncvg	cpuime
0.031	-0.1617	-0.4940	202260	81	116	0.01
	cm pos	0.0000	-0.0000	0.0000		
	cm val	0.0000	-0.0000	0.0000		
	ax vec	0.0037	0.0135	-0.0222		

Time is: 3.4 seconds

- ▶ **Fondamentale è la scelta dell'algoritmo**
 - ▶ algoritmo efficiente → buone prestazioni
 - ▶ algoritmo inefficiente → cattive prestazioni
- ▶ **Se l'algoritmo non è efficiente non ha senso tutto il discorso sulle prestazioni**
- ▶ **Regola d'oro**
 - ▶ **Curare quanto possibile la scelta dell'algoritmo prima della codifica, altrimenti c'è la possibilità di dover riscrivere!!!**

Introduzione

Architetture

La cache e il sistema di memoria

Pipeline


▶ CPU

- ▶ Unità Logica Aritmetica (esegue le istruzioni)
- ▶ Unità di controllo
- ▶ Registri (memoria veloce)


▶ Interconnessione CPU RAM (Bus)

▶ Random Access Memory (RAM)

- ▶ Indirizzo per accedere alla locazione di memoria
- ▶ Contenuto della locazione (istruzione, dato)



- ▶ I dati sono trasferiti dalla memoria alla CPU (fetch o read)
- ▶ I dati sono trasferiti dalla CPU alla memoria (written to memory o stored)
- ▶ La separazione di CPU e memoria è conosciuta come la «von Neumann bottleneck» perché è il bus di interconnessione che determina a che velocità si può accedere ai dati e alle istruzioni.
- ▶ Le moderne CPU sono in grado di eseguire istruzioni almeno cento volte più velocemente rispetto al tempo richiesto per recuperare (fetch) i dati nella RAM




Il «von Neumann bottleneck» è stato affrontato seguendo tre percorsi paralleli:

- ▶ **Caching**
 - ▶ Memorie molto veloci presenti sul chip del processore.
 - ▶ Esistono cache di primo, secondo e terzo livello.
- ▶ **Virtual memory**
 - ▶ Sistema sviluppato per fare in modo che la RAM funzioni come una cache per lo storage di grosse moli di dati.
- ▶ **Instruction level parallelism**
 - ▶ Tecnica utilizzata per avere più unità funzionali nella CPU che eseguono istruzioni in parallelo (pipelining ,multiple issue)

- ▶ Racchiude le architetture dei computer in base alla molteplicità dell'hardware usato per manipolare lo stream di istruzioni e dati
 - ▶ **SISD**: single instruction, single data. Corrisponde alla classica architettura di von Neumann, sistema scalare monoprocesso.
 - ▶ **SIMD**: single instruction, multiple data. Architetture vettoriali, processori vettoriali, GPU.
 - ▶ **MISD**: multiple instruction, single data. Non esistono soluzioni hardware che sfruttino questa architettura.
 - ▶ **MIMD**: multiple instruction, multiple data. Più processori/cores interpretano istruzioni diverse e operano su dati diversi.
- ▶ Le moderne soluzioni di calcolo sono date da una combinazione delle categorie previste da Flynn.

- ▶ Il classico sistema di von Neumann. Calcolatori con una sola unità esecutiva ed una sola memoria. Il singolo processore obbedisce ad un singolo flusso di istruzioni (programma sequenziale) ed esegue queste istruzioni ogni volta su un singolo flusso di dati.
- ▶ I limiti di prestazione di questa architettura vengono ovviati aumentando il bus dati ed i livelli di memoria ed introducendo un parallelismo attraverso le tecniche di pipelining e multiple issue.



- ▶ La stessa istruzione viene eseguita in parallelo su dati differenti.
 - ▶ modello computazionale generalmente sincrono
- ▶ Processori vettoriali
 - ▶ molte ALU
 - ▶ registri vettoriali
 - ▶ Unità Load/Store vettoriali
 - ▶ Istruzioni vettoriali
 - ▶ Memoria interleaved
 - ▶ OpenMP, MPI
- ▶ Graphical Processing Unit
 - ▶ GPU completamente programmabili
 - ▶ molte ALU
 - ▶ molte unità Load/Store
 - ▶ molte SFU
 - ▶ migliaia di threads lavorano in parallelo
 - ▶ CUDA

- ▶ **Molteplici streams di istruzioni eseguiti simultaneamente su molteplici streams di dati**
 - ▶ modello computazionale asincrono
- ▶ **Cluster**
 - ▶ molti nodi di calcolo (centinaia/migliaia)
 - ▶ più processori multicore per nodo
 - ▶ RAM condivisa sul nodo
 - ▶ RAM distribuita fra i nodi
 - ▶ livelli di memoria gerarchici
 - ▶ OpenMP, MPI, MPI+OpenMP

Model:

IBM-BlueGene /Q

Architecture: 10 BGQ Frame with 2 MidPlanes each

Front-end Nodes OS: Red-Hat EL 6.2

Compute Node Kernel: lightweight Linux-like kernel

Processor Type: IBM PowerA2, 16 cores, 1.6 GHz

Computing Nodes: 10.240

Computing Cores: 163.840

RAM: 16GB / node

Internal Network: Network interface


with 11 links ->5D Torus

Disk Space: more than 2PB of scratch space


Peak Performance: 2.1 PFlop/s

- ▶ Soluzioni ibride CPU multi-core + GPU many-core:
 - ▶ ogni nodo di calcolo è dotato di processori multicore e schede grafiche con processori dedicati per il GPU computing
 - ▶ notevole potenza di calcolo teorica sul singolo nodo
 - ▶ ulteriore strato di memoria dato dalla memoria delle GPU
 - ▶ OpenMP, MPI, CUDA e soluzioni ibride MPI+OpenMP, MPI+CUDA, OpenMP+CUDA, OpenMP+MPI+CUDA

- ▶ Le CPU sono processori general purpose in grado di risolvere qualsiasi algoritmo
 - ▶ threads in grado di gestire qualsiasi operazione ma pesanti, al massimo 1 thread per core computazionale.
- ▶ Le GPU sono processori specializzati per problemi che possono essere classificati come «intense data-parallel computations»
 - ▶ controllo di flusso molto semplice (control unit ridotta)
 - ▶ molti threads leggeri che lavorano in parallelo




CPU




GPU

- ▶ Una nuova direzione di sviluppo per l'architettura dei microprocessori:
 - ▶ incrementare la potenza di calcolo complessiva tramite l'aumento del numero di unità di elaborazione piuttosto che della loro potenza
 - ▶ la potenza di calcolo e la larghezza di banda delle GPU ha sorpassato quella delle CPU di un fattore 10.



Numero di operazioni in virgola mobile al secondo per la CPU e la GPU





Larghezza di banda della memoria

- ▶ Coprocessore Intel Xeon Phi
 - ▶ Basato su architettura Intel Many Integrated Core (MIC)
 - ▶ 60 core/1,053 GHz/240 thread
 - ▶ 8 GB di memoria e larghezza di banda di 320 GB/s
 - ▶ 1 TFLOPS di prestazioni di picco a doppia precisione
 - ▶ Istruzioni SIMD a 512 bit
 - ▶ Approcci tradizionali come MPI, OpenMP

- ▶ La velocità con la quale è possibile trasferire i dati tra la memoria e il processore
- ▶ Si misura in numero di bytes che si possono trasferire al secondo (Mb/s, Gb/s, etc..)
- ▶ $A = B * C$
 - ▶ leggere dalla memoria il dato B
 - ▶ leggere dalla memoria il dato C
 - ▶ calcolare il prodotto $B * C$
 - ▶ salvare il risultato in memoria, nella posizione della variabile A
- ▶ 1 operazione floating-point → 3 accessi in memoria

- ▶ Benchmark per la misura della bandwidth da e per la CPU
- ▶ Misura il tempo per
 - ▶ Copia $a \rightarrow c$ (copy)
 - ▶ Copia $a*b \rightarrow c$ (scale)
 - ▶ Somma $a+b \rightarrow c$ (add)
 - ▶ Somma $a+b*c \rightarrow d$ (triad)
- ▶ Misura della massima bandwidth
- ▶ <http://www.cs.virginia.edu/stream/ref.html>


- ▶ Le architetture MIMD classiche e quelle miste CPU GPU sono suddivise in due categorie
 - ▶ Sistemi a memoria condivisa dove ogni singolo core ha accesso a tutta la memoria
 - ▶ Sistemi a memoria distribuita dove ogni processore ha la sua memoria privata e comunica con gli altri tramite scambio di messaggi.




- ▶ I moderni sistemi multicore hanno memoria condivisa sul nodo e distribuita fra i nodi.

Nelle architetture a memoria condivisa con processori multicore vi sono generalmente due tipologie di accesso alla memoria principale

- ▶ **Uniform Memory Access** dove tutti i cores sono direttamente collegati con la stessa priorità alla memoria principale tramite il sistema di interconnessione
- ▶ **Non Uniform Memory Access** dove ogni processore multicore può avere accesso privilegiato ad un blocco di memoria e accesso secondario agli altri blocchi.



UMA



NUMA

- ▶ **Problemi principali:**
 - ▶ se un processo o thread viene trasferito da una CPU ad un'altra, va perso tutto il lavoro speso per usare bene la cache
 - ▶ macchine UMA: processi "memory intensive" su più CPU contendono per il bus, rallentandosi a vicenda
 - ▶ macchine NUMA: codice eseguito da una CPU con i dati nella memoria di un'altra portano a rallentamenti
- ▶ **Soluzioni:**
 - ▶ binding di processi o thread alle CPU
 - ▶ memory affinity

- ▶ Tutti i sistemi caratterizzati da elevate potenze di calcolo sono composti da diversi nodi, a memoria condivisa sul singolo nodo e distribuita fra i nodi
 - ▶ i nodi sono collegati fra di loro da topologie di interconnessione più o meno complesse e costose
- ▶ Le reti di interconnessione commerciali maggiormente utilizzate sono
 - ▶ Gigabit Ethernet : la più diffusa, basso costo, basse prestazioni
 - ▶ Infiniband : molto diffusa, elevate prestazioni, costo elevato (50% del costo di un cluster)
 - ▶ Myrinet : sempre meno diffusa dopo l'avvento di infiniband, vi sono comunque ancora sistemi HPC molto importanti che la utilizzano
- ▶ Reti di interconnessione di nicchia
 - ▶ Quadrics
 - ▶ Cray

Rank	Site	System	Cores	Rmax (TFlop/s)	Rpeak (TFlop/s)	Power (kW)
1	National Super Computer Center in Guangzhou China	Tianhe-2 (MilkyWay-2) - TH-IVB-FEP Cluster, Intel Xeon E5-2692 12C 2.200GHz, TH Express-2, Intel Xeon Phi 31S1P NUDT	3,120,000	33,862.7	54,902.4	17,808
2	DOE/SC/Oak Ridge National Laboratory United States	Titan - Cray XK7 , Opteron 6274 16C 2.200GHz, Cray Gemini interconnect, NVIDIA K20x Cray Inc.	560,640	17,590.0	27,112.5	8,209
3	DOE/NNSA/LLNL United States	Sequoia - BlueGene/Q, Power BQC 16C 1.60 GHz, Custom IBM	1,572,864	17,173.2	20,132.7	7,890
4	RIKEN Advanced Institute for Computational Science (AICS) Japan	K computer, SPARC64 Vllifx 2.0GHz, Tofu interconnect Fujitsu	705,024	10,510.0	11,280.4	12,660
5	DOE/SC/Argonne National Laboratory United States	Mira - BlueGene/Q, Power BQC 16C 1.60GHz, Custom IBM	786,432	8,586.6	10,066.3	3,945
6	Swiss National Supercomputing Centre (CSCS) Switzerland	Piz Daint - Cray XC30, Xeon E5-2670 8C 2.600GHz, Aries interconnect , NVIDIA K20x Cray Inc.	115,984	6,271.0	7,788.9	2,325
15	CINECA Italy	Fermi - BlueGene/Q, Power BQC 16C 1.60GHz, Custom IBM	163840	1788.9	2097.2	822

Introduzione


Architetture

La cache e il sistema di memoria

Pipeline

- ▶ Capacità di calcolo delle CPU $2\times$ ogni 18 mesi
- ▶ Velocità di accesso alla RAM $2\times$ ogni 120 mesi
- ▶ Inutile ridurre numero e costo delle operazioni se i dati non arrivano dalla memoria

- ▶ Soluzione: memorie intermedie veloci
- ▶ Il sistema di memoria è una struttura profondamente gerarchica
- ▶ La gerarchia è trasparente all'applicazione, i suoi effetti no



▲ Simplified Computer Memory Hierarchy
 Illustration: Ryan J. Leng

Perché questa gerarchia?

Perché questa gerarchia?
Non servono tutti i dati disponibili subito

Perché questa gerarchia?

Non servono tutti i dati disponibili subito

La soluzione?

Perché questa gerarchia?

Non servono tutti i dati disponibili subito

La soluzione?

- ▶ La cache è composta di uno (o più livelli) di memoria intermedia, abbastanza veloce ma piccola (kB ÷ MB)
- ▶ Principio fondamentale: si lavora sempre su un sottoinsieme ristretto dei dati
 - ▶ dati che servono → nella memoria ad accesso veloce
 - ▶ dati che (per ora) non servono → nei livelli più lenti
- ▶ Regola del pollice:
 - ▶ il 10% del codice impiega il 90% del tempo
- ▶ Limitazioni
 - ▶ accesso casuale senza riutilizzo
 - ▶ non è mai abbastanza grande . . .
 - ▶ più è veloce, più scalda e . . . costa → gerachia di livelli intermedi.

- ▶ La CPU accede al (più alto) livello di cache:
- ▶ Il controllore della cache determina se l'elemento richiesto è effettivamente presente in cache:
 - ▶ **Si**: trasferimento fra cache e CPU
 - ▶ **No**: Carica il nuovo dato in cache; se la cache è piena, applica la politica di rimpiazzamento per caricare il nuovo dato al posto di uno di quelli esistenti
- ▶ Lo spostamento di dati tra memoria principale e cache non avviene per parole singole ma per **blocchi** denominati **linee di cache**
- ▶ **blocco** = minima quantità d'informazione trasferibile fra due livelli di memoria (fra due livelli di cache, o fra RAM e cache)

Rimpiazzamento: principi di località



- ▶ Località spaziale dei dati
 - ▶ vi è alta la probabilità di accedere, entro un breve intervallo di tempo, a celle di memoria con indirizzo vicino (es.: istruzioni in sequenza; dati organizzati in vettori o matrici a cui si accede sequenzialmente, etc.).

Rimpiazzamento: principi di località



- ▶ Località spaziale dei dati
 - ▶ vi è alta la probabilità di accedere, entro un breve intervallo di tempo, a celle di memoria con indirizzo vicino (es.: istruzioni in sequenza; dati organizzati in vettori o matrici a cui si accede sequenzialmente, etc.).
 - ▶ Viene sfruttata leggendo normalmente più dati di quelli necessari (un intero blocco) con la speranza che questi vengano in seguito richiesti.

Rimpiazzamento: principi di località



- ▶ Località spaziale dei dati
 - ▶ vi è alta la probabilità di accedere, entro un breve intervallo di tempo, a celle di memoria con indirizzo vicino (es.: istruzioni in sequenza; dati organizzati in vettori o matrici a cui si accede sequenzialmente, etc.).
 - ▶ Viene sfruttata leggendo normalmente più dati di quelli necessari (un intero blocco) con la speranza che questi vengano in seguito richiesti.
- ▶ Località temporale dei dati
 - ▶ vi è alta probabilità di accedere nuovamente, entro un breve intervallo di tempo, ad una cella di memoria alla quale si è appena avuto accesso (es: ripetuto accesso alle istruzioni del corpo di un ciclo sequenzialmente, etc.)

Rimpiazzamento: principi di località



- ▶ Località spaziale dei dati
 - ▶ vi è alta la probabilità di accedere, entro un breve intervallo di tempo, a celle di memoria con indirizzo vicino (es.: istruzioni in sequenza; dati organizzati in vettori o matrici a cui si accede sequenzialmente, etc.).
 - ▶ Viene sfruttata leggendo normalmente più dati di quelli necessari (un intero blocco) con la speranza che questi vengano in seguito richiesti.
- ▶ Località temporale dei dati
 - ▶ vi è alta probabilità di accedere nuovamente, entro un breve intervallo di tempo, ad una cella di memoria alla quale si è appena avuto accesso (es: ripetuto accesso alle istruzioni del corpo di un ciclo sequenzialmente, etc.)
 - ▶ viene sfruttata decidendo di rimpiazzare il blocco utilizzato meno recentemente.

Rimpiazzamento: principi di località



- ▶ Località spaziale dei dati
 - ▶ vi è alta la probabilità di accedere, entro un breve intervallo di tempo, a celle di memoria con indirizzo vicino (es.: istruzioni in sequenza; dati organizzati in vettori o matrici a cui si accede sequenzialmente, etc.).
 - ▶ Viene sfruttata leggendo normalmente più dati di quelli necessari (un intero blocco) con la speranza che questi vengano in seguito richiesti.
- ▶ Località temporale dei dati
 - ▶ vi è alta probabilità di accedere nuovamente, entro un breve intervallo di tempo, ad una cella di memoria alla quale si è appena avuto accesso (es: ripetuto accesso alle istruzioni del corpo di un ciclo sequenzialmente, etc.)
 - ▶ viene sfruttata decidendo di rimpiazzare il blocco utilizzato meno recentemente.

Dato richiesto dalla CPU viene mantenuto in cache insieme a celle di memoria contigue il più a lungo possibile.



- ▶ **Hit**: l'elemento richiesto dalla CPU è presente in cache
- ▶ **Miss**: l'elemento richiesto dalla CPU non è presente in cache
- ▶ **Hit rate**: frazione degli accessi a memoria ricompensati da uno hit (cifra di merito per le prestazioni della cache)
- ▶ **Miss rate**: frazione degli accessi a memoria cui risponde un miss (miss rate = 1-hit rate)
- ▶ **Hit time**: tempo di accesso alla cache in caso di successo (include il tempo per determinare se l'accesso si conclude con hit o miss)
- ▶ **Miss penalty**: tempo necessario per sostituire un blocco in cache con un altro blocco dalla memoria di livello inferiore (si usa un valore medio)
- ▶ **Miss time**: = miss penalty + hit time, tempo necessario per ottenere l'elemento richiesto in caso di miss.

Cache: qualche stima quantitativa



Livello	costo di accesso
L1	1 ciclo di clock
L2	7 cicli di clock
RAM	36 cicli di clock

- ▶ 100 accessi con 100% cache hit: $\rightarrow t=100$
- ▶ 100 accessi con 5% cache miss in L1: $\rightarrow t=130$
- ▶ 100 accessi con 10% cache miss:in L1 $\rightarrow t=160$
- ▶ 100 accessi con 10% cache miss:in L2 $\rightarrow t=450$
- ▶ 100 accessi con 100% cache miss:in L2 $\rightarrow t=3600$

1. cerco due dati, A e B
2. cerco A nella cache di primo livello (L1) $O(1)$ cicli
3. cerco A nella cache di secondo livello (L2) $O(10)$ cicli
4. copio A dalla RAM alla L2 alla L1 ai registri $O(10)$ cicli
5. cerco B nella cache di primo livello (L1) $O(1)$ cicli
6. cerco B nella cache di secondo livello (L2) $O(10)$ cicli
7. copio B dalla RAM alla L2 alla L1 ai registri $O(10)$ cicli
8. eseguo l'operazione richiesta
 $O(100)$ cicli di overhead!!!

- ▶ cerco i due dati, A e B
- ▶ cerco A nella cache di primo livello(L1) O(1) cicli

- ▶ cerco B nella cache di primo livello(L1) O(1) cicli

- ▶ eseguo l'operazione richiesta

O(1) cicli di overhead

- ▶ **Dynamic RAM (DRAM) memoria centrale**
 - ▶ Una cella di memoria è composta da 1 transistor
 - ▶ Economica
 - ▶ Ha bisogno di essere "ricaricata"
 - ▶ I dati non sono accessibili nella fase di ricarica
- ▶ **Static RAM (SRAM) memoria cache**
 - ▶ Una cella di memoria è composta da 6-7 transistor
 - ▶ Costosa
 - ▶ Non ha bisogno di "ricarica"
 - ▶ I dati sono sempre accessibili

```
float sum = 0.0f;  
for (i = 0; i < n; i++)  
    sum = sum + x[i]*y[i];
```

- ▶ Ad ogni iterazione viene eseguita una somma ed una moltiplicazione floating-point
- ▶ Il numero di operazioni è $2 \times n$

- ▶ $T_{es} = N_{flop} * t_{flop}$
- ▶ $N_{flop} \rightarrow$ Algoritmo

- ▶ $T_{es} = N_{flop} * t_{flop}$
- ▶ $N_{flop} \rightarrow$ Algoritmo
- ▶ $t_{flop} \rightarrow$ Hardware

- ▶ $T_{es} = N_{flop} * t_{flop}$
- ▶ $N_{flop} \rightarrow$ Algoritmo
- ▶ $t_{flop} \rightarrow$ Hardware
- ▶ Considera solamente il tempo di esecuzione in memoria
- ▶ Trascuro qualcosa?

- ▶ $T_{es} = N_{flop} * t_{flop}$
- ▶ $N_{flop} \rightarrow$ Algoritmo
- ▶ $t_{flop} \rightarrow$ Hardware
- ▶ Considera solamente il tempo di esecuzione in memoria
- ▶ Trascuro qualcosa?
- ▶ t_{mem} il tempo di accesso in memoria.

- ▶ $T_{es} = N_{flop} * t_{flop} + N_{mem} * t_{mem}$
- ▶ $t_{mem} \rightarrow$ Hardware
- ▶ Qual è l'impatto di N_{mem} sulle performance?

- ▶ $Perf = \frac{N_{Flop}}{T_{es}}$
- ▶ per $N_{mem} = 0 \rightarrow Perf^* = \frac{1}{t_{flop}}$
- ▶ per $N_{mem} > 0 \rightarrow Perf = \frac{Perf^*}{1 + \frac{N_{mem} * t_{mem}}{N_{flop} * t_{flop}}}$
- ▶ Fattore di decadimento delle performance
- ▶ $\frac{N_{mem}}{N_{flop}} * \frac{t_{mem}}{t_{flop}}$
- ▶ Come posso avvicinarmi alle prestazioni di picco della macchina?

- ▶ $Perf = \frac{N_{Flop}}{T_{es}}$
- ▶ per $N_{mem} = 0 \rightarrow Perf^* = \frac{1}{t_{flop}}$
- ▶ per $N_{mem} > 0 \rightarrow Perf = \frac{Perf^*}{1 + \frac{N_{mem} * t_{mem}}{N_{flop} * t_{flop}}}$
- ▶ Fattore di decadimento delle performance
- ▶ $\frac{N_{mem}}{N_{flop}} * \frac{t_{mem}}{t_{flop}}$
- ▶ Come posso avvicinarmi alle prestazioni di picco della macchina?
- ▶ **Riducendo gli accessi alla memoria.**

- ▶ Prodotto di matrici in doppia precisione 1024X1024
- ▶ MFlops misurati su eurora (Intel(R) Xeon(R) CPU E5-2658 0 @ 2.10GHz)
- ▶ compilatore gfortran (4.4.6) con ottimizzazione -O0

Ordine indici	Fortran	C
i,j,k	234	262
i,k,j	186	357
j,k,i	234	195
j,i,k	347	260
k,j,i	340	195
k,i,j	186	357

L'ordine di accesso più efficiente dipende dalla disposizione dei dati in memoria e non dall'astrazione operata dal linguaggio.

- ▶ Memoria → sequenza lineare di locazioni elementari
- ▶ Matrice A , elemento a_{ij} : i indice di riga, j indice di colonna
- ▶ Le matrici sono rappresentate con array
- ▶ Come sono memorizzati gli elementi di un array?

- ▶ **C**: in successione seguendo l'ultimo indice, poi il precedente ...

$a[1][1]$ $a[1][2]$ $a[1][3]$ $a[1][4]$...

$a[1][n]$ $a[2][n]$... $a[n][n]$


- ▶ **Fortran**: in successione seguendo il primo indice, poi il secondo ...


$a(1,1)$ $a(2,1)$ $a(3,1)$ $a(4,1)$...

$a(n,1)$ $a(n,2)$... $a(n,n)$

- ▶ È la distanza tra due dati successivamente acceduti
 - ▶ $\text{stride}=1 \rightarrow$ sfrutto la località spaziale
 - ▶ $\text{stride} \gg 1 \rightarrow$ non sfrutto la località spaziale
- ▶ Regola d'oro
 - ▶ Accedere sempre, se possibile, a stride unitario

Ordine di memorizzazione: Fortran





► Calcolare il prodotto matrice-vettore:

- Fortran: $d(i) = a(i) + b(i,j)*c(j)$
- C: $d[i] = a[i] + b [i][j]*c[j];$

► Fortran

- **do j=1,n**
 do i=1,n
 $d(i) = a(i) + b(i,j)*c(j)$
 end do
end do

► C

- **for(i=0;i<n,i++1)**
 for(j=0;i<n,j++1)
 $d[i] = a[i] + b [i][j]*c[j];$

Soluzione sistema triangolare

- ▶ $Lx = b$
- ▶ Dove:
 - ▶ L è una matrice $n \times n$ triangolare inferiore
 - ▶ x è un vettore di n incognite
 - ▶ b è un vettore di n termini noti
- ▶ Questo sistema è risolvibile tramite:
 - ▶ forward substitution
 - ▶ partizionamento della matrice

Soluzione sistema triangolare

- ▶ $Lx = b$
- ▶ Dove:
 - ▶ L è una matrice $n \times n$ triangolare inferiore
 - ▶ x è un vettore di n incognite
 - ▶ b è un vettore di n termini noti
- ▶ Questo sistema è risolvibile tramite:
 - ▶ forward substitution
 - ▶ partizionamento della matrice

Qual è più veloce?
Perché?

Soluzione:

...

```
do i = 1, n
```

```
  do j = 1, i-1
```

```
    b(i) = b(i) - L(i,j) b(j)
```

```
  enddo
```

```
  b(i) = b(i)/L(i,i)
```

```
enddo
```

...

Soluzione:

```
...  
do i = 1, n  
  do j = 1, i-1  
    b(i) = b(i) - L(i,j) b(j)  
  enddo  
  b(i) = b(i)/L(i,i)  
enddo  
...
```

```
[~@fen07 TRI]$ ./a.out
```

```
Calcolo sistema  $L * y = b$   
time for solution 8.0586
```

Soluzione:

...

```
do j = 1, n
```

```
  b(j) = b(j)/L(j,j)
```

```
  do i = j+1,n
```

```
    b(i) = b(i) - L(i,j)*b(j)
```

```
  enddo
```

```
enddo
```

...

Soluzione:

...

```
do j = 1, n
```

```
  b(j) = b(j)/L(j,j)
```

```
  do i = j+1,n
```

```
    b(i) = b(i) - L(i,j)*b(j)
```

```
  enddo
```

```
enddo
```

...

```
[~@fen07 TRI]$ ./a.out
```

```
Calcolo sistema  $L * y = b$ 
```

```
time for solution 2.5586
```

► Forward substitution

do i = 1, n

do j = 1, i-1

$$b(i) = b(i) - L(i,j) b(j)$$

enddo

$$b(i) = b(i)/L(i,i)$$

enddo

► Partizionamento della matrice

do j = 1, n

$$b(j) = b(j)/L(j,j)$$

do i = j+1, n

$$b(i) = b(i) - L(i,j)*b(j)$$

enddo

enddo

- ▶ Forward substitution

```
do i = 1, n
```

```
  do j = 1, i-1
```

```
    b(i) = b(i) - L(i,j) b(j)
```

```
  enddo
```

```
  b(i) = b(i)/L(i,i)
```

```
enddo
```

- ▶ Partizionamento della matrice

```
do j = 1, n
```

```
  b(j) = b(j)/L(j,j)
```

```
  do i = j+1,n
```

```
    b(i) = b(i) - L(i,j)*b(j)
```

```
  enddo
```

```
enddo
```

- ▶ Stesso numero di operazioni, ma tempi molto differenti (più di un fattore 3). Perché?

Questa matrice:

A	D	G	L
B	E	H	M
C	F	I	N


In C è memorizzata:

A	D	G	L	B	E	H	M	C	F	I	N
---	---	---	---	---	---	---	---	---	---	---	---

In Fortran è memorizzata:

A	B	C	D	E	F	G	H	I	L	M	N
---	---	---	---	---	---	---	---	---	---	---	---

- ▶ La cache è organizzata in blocchi (righe)
- ▶ La memoria è suddivisa in blocchi grandi quanto una riga
- ▶ Richiedendo un dato si copia in cache il blocco che lo contiene



- ▶ Prodotto matrice-matrice in doppia precisione
- ▶ Versioni alternative, differenti chiamate della libreria BLAS
- ▶ Prestazioni in MFlops su Intel(R) Xeon(R) CPU X5660 2.80GHz

Dimensioni	1 DGEMM	N DGEMV	N^2 DDOT
500	5820	3400	217
1000	8420	5330	227
2000	12150	2960	136
3000	12160	2930	186

Stesso numero di operazioni, l'uso della cache cambia!!!

```
...  
d=0.0  
do I=1,n  
j=index(I)  
d = d + sqrt(x(j)*x(j) + y(j)*y(j) + z(j)*z(j))  
...
```

```
...  
d=0.0  
do I=1,n  
j=index(I)  
d = d + sqrt(x(j)*x(j) + y(j)*y(j) + z(j)*z(j))  
...
```

Cosa succede alla cache ad ogni passo del ciclo?

```
...  
d=0.0  
do I=1,n  
j=index(I)  
d = d + sqrt(x(j)*x(j) + y(j)*y(j) + z(j)*z(j))  
...
```

Cosa succede alla cache ad ogni passo del ciclo?

Posso modificare il codice per ottenere migliori prestazioni?

```
...  
d=0.0  
do I=1,n  
j=index(I)  
d = d + sqrt(x(j)*x(j) + y(j)*y(j) + z(j)*z(j))  
...
```

Cosa succede alla cache ad ogni passo del ciclo?

Posso modificare il codice per ottenere migliori prestazioni?

```
...  
d=0.0  
do I=1,n  
j=index(I)  
d = d + sqrt(r(1,j)*r(1,j) + r(2,j)*r(2,j) + r(3,j)*r(3,j))  
...
```

- ▶ I registri sono locazioni di memoria interne alla CPU
- ▶ poche (tipicamente < 128), ma con latenza nulla
- ▶ Tutte le operazioni delle unità di calcolo:
 - ▶ prendono i loro operandi dai registri
 - ▶ riportano i risultati in registri
- ▶ i trasferimenti memoria \leftrightarrow registri sono fasi separate
- ▶ il compilatore utilizza i registri:
 - ▶ per valori intermedi durante il calcolo delle espressioni
 - ▶ espressioni troppo complesse o corpi di loop troppo lunghi forzano lo "spilling" di registri in memoria.
 - ▶ per tenere "a portata di CPU" i valori acceduti di frequente
 - ▶ ma solo per variabili scalari, non per elementi di array

```

do 3000 z=1,nz
  k3=beta(z)
  do 3000 y=1,ny
    k2=eta(y)
    do 3000 x=1,nx/2
      hr(x,y,z,1)=hr(x,y,z,1)*norm
      hi(x,y,z,1)=hi(x,y,z,1)*norm
      hr(x,y,z,2)=hr(x,y,z,2)*norm
      hi(x,y,z,2)=hi(x,y,z,2)*norm
      hr(x,y,z,3)=hr(x,y,z,3)*norm
      hi(x,y,z,3)=hi(x,y,z,3)*norm
      .....
      k1=alfa(x,1)
      k_quad=k1*k1+k2*k2+k3*k3+k_quad_cfr
      k_quad=1./k_quad
      sr=k1*hr(x,y,z,1)+k2*hr(x,y,z,2)+k3*hr(x,y,z,3)
      si=k1*hi(x,y,z,1)+k2*hi(x,y,z,2)+k3*hi(x,y,z,3)
      hr(x,y,z,1)=hr(x,y,z,1)-sr*k1*k_quad
      hr(x,y,z,2)=hr(x,y,z,2)-sr*k2*k_quad
      hr(x,y,z,3)=hr(x,y,z,3)-sr*k3*k_quad
      hi(x,y,z,1)=hi(x,y,z,1)-si*k1*k_quad
      hi(x,y,z,2)=hi(x,y,z,2)-si*k2*k_quad
      hi(x,y,z,3)=hi(x,y,z,3)-si*k3*k_quad
      k_quad_cfr=0.
3000 continue

```

```
do 3000 z=1,nz
  k3=beta(z)
  do 3000 y=1,ny
    k2=eta(y)
    do 3000 x=1,nx/2
      br1=hr(x,y,z,1)*norm
      bi1=hi(x,y,z,1)*norm
      br2=hr(x,y,z,2)*norm
      bi2=hi(x,y,z,2)*norm
      br3=hr(x,y,z,3)*norm
      bi3=hi(x,y,z,3)*norm
      .....
      k1=alfa(x,1)
      k_quad=k1*k1+k2*k2+k3*k3+k_quad_cfr
      k_quad=1./k_quad
      sr=k1*br1+k2*br2+k3*br3
      si=k1*bi1+k2*bi2+k3*bi3
      hr(x,y,z,1)=br1-sr*k1*k_quad
      hr(x,y,z,2)=br2-sr*k2*k_quad
      hr(x,y,z,3)=br3-sr*k3*k_quad
      hi(x,y,z,1)=bi1-si*k1*k_quad
      hi(x,y,z,2)=bi2-si*k2*k_quad
      hi(x,y,z,3)=bi3-si*k3*k_quad
      k_quad_cfr=0.
3000 Continue
```

scalari di appoggio (durata -25%)



```
do 3000 z=1,nz
  k3=beta(z)
  do 3000 y=1,ny
    k2=eta(y)
    do 3000 x=1,nx/2
      br1=hr(x,y,z,1)*norm
      bi1=hi(x,y,z,1)*norm
      br2=hr(x,y,z,2)*norm
      bi2=hi(x,y,z,2)*norm
      br3=hr(x,y,z,3)*norm
      bi3=hi(x,y,z,3)*norm
      .....
      k1=alfa(x,1)
      k_quad=k1*k1+k2*k2+k3*k3+k_quad_cfr
      k_quad=1./k_quad
      sr=k1*br1+k2*br2+k3*br3
      si=k1*bi1+k2*bi2+k3*bi3
      hr(x,y,z,1)=br1-sr*k1*k_quad
      hr(x,y,z,2)=br2-sr*k2*k_quad
      hr(x,y,z,3)=br3-sr*k3*k_quad
      hi(x,y,z,1)=bi1-si*k1*k_quad
      hi(x,y,z,2)=bi2-si*k2*k_quad
      hi(x,y,z,3)=bi3-si*k3*k_quad
      k_quad_cfr=0.
3000 Continue
```


- ▶ Trasposizione di matrice
 - do $j = 1, n$
 - do $i = 1, n$
 - $a(i,j) = b(j,i)$
 - end do
- end do
- ▶ Qual è l'ordine del loop con stride minimo?
- ▶ Per dati all'interno della cache non c'è dipendenza dallo stride
 - ▶ se dividessi l'operazione in blocchi abbastanza piccoli da entrare in cache?
 - ▶ posso bilanciare tra località spaziale e temporale.

- ▶ I dati elaborati in blocchi di dimensione adeguata alla cache
- ▶ All'interno di ogni blocco c'è il riuso delle righe caricate
- ▶ Lo può fare il compilatore, se il loop è semplice, ma a livelli di ottimizzazione elevati
- ▶ Esempio della tecnica: trasposizione della matrice

```
do jj = 1, n, step
  do ii = 1, n, step
    do j= jj,jj+step-1,1
      do i=ii,ii+step-1,1
        a(i,j)=b(j,i)
      end do
    end do
  end do
end do
```


- ▶ La cache può soffrire di capacity miss:
 - ▶ si utilizza un insieme ristretto di righe (reduced effective cache size)
 - ▶ si riduce la velocità di elaborazione
- ▶ La cache può soffrire di trashing:
 - ▶ per caricare nuovi dati si getta via una riga prima che sia stata completamente utilizzata
 - ▶ è più lento di non avere cache
- ▶ Capita quando più flussi di dati/istruzioni insistono sulle stesse righe di cache
- ▶ Dipende dal mapping memoria ↔ cache
 - ▶ fully associative cache
 - ▶ direct mapped cache
 - ▶ N-way set associative cache

- Ogni blocco di memoria può essere mappato in una riga qualsiasi di cache




- ▶ **Pro:**
 - ▶ sfruttamento completo della cache
 - ▶ relativamente "insensibile" ai pattern di accesso alla memoria
- ▶ **Contro:**
 - ▶ strutture circuitali molto complesse per identificare molto rapidamente un hit
 - ▶ algoritmo di sostituzione oneroso Least Recently Used (LRU) o limitatamente efficiente First In First Out (FIFO)
 - ▶ costosa e di dimensioni limitate

- ▶ Ogni blocco di memoria può essere mappato in una sola riga di cache (congruenza lineare)



- ▶ **Pro:**
 - ▶ identificazione di un hit facilissima (alcuni bit dell'indirizzo identificano la riga da controllare)
 - ▶ algoritmo di sostituzione banale
 - ▶ cache di dimensione "arbitraria"
- ▶ **Contro:**
 - ▶ molto "sensibile" ai pattern di accesso alla memoria
 - ▶ soggetta a capacity miss
 - ▶ soggetta a cache trashing

- Ogni blocco di memoria può essere mappato in una qualsiasi riga tra N possibili righe di cache



► Pro:

- è un punto di bilanciamento intermedio
 - $N=1$ → direct mapped
 - N = numero di righe di cache → fully associative
- consente di scegliere il bilanciamento tra complessità circuitale e prestazioni (i.e. costo del sistema e difficoltà di programmazione)
- consente di realizzare cache di dimensione "soddisfacente"

► Contro:

- molto "sensibile" ai pattern di accesso alla memoria
- parzialmente soggetta a capacity miss
- parzialmente soggetta a cache trashing

- ▶ Cache L1: 4÷8 way set associative
- ▶ Cache L2÷3: 2÷4 way set associative o direct mapped
- ▶ Capacity miss e trashing vanno affrontati
 - ▶ le tecniche sono le stesse
 - ▶ controllo della disposizione dei dati in memoria
 - ▶ controllo delle sequenze di accessi in memoria
- ▶ La cache L1 lavora su indirizzi virtuali
 - ▶ pieno controllo da parte del programmatore
- ▶ le cache L2÷3 lavorano su indirizzi fisici
 - ▶ le prestazioni dipendono dalla memoria fisica allocata
 - ▶ le prestazioni possono variare da esecuzione a esecuzione
 - ▶ si controllano a livello di sistema operativo

- ▶ Problemi di accesso ai dati in memoria
- ▶ Provoca la sostituzione di una riga di cache il cui contenuto verrà richiesto subito dopo
- ▶ Si presenta quando due o più flussi di dati insistono su un insieme ristretto di righe di cache
- ▶ NON aumenta il numero di load e store
- ▶ Aumenta il numero di transazioni sul bus di memoria
- ▶ In genere si presenta per flussi il cui stride relativo è una potenza di 2

► Iterazione $i=1$

1. Cerco $A(1)$ nella cache di primo livello (L1) → **cache miss**
2. Recupero $A(1)$ nella memoria RAM
3. Copio da $A(1)$ a $A(8)$ nella L1
4. Copio $A(1)$ in un registro
5. Cerco $B(1)$ nella cache di primo livello (L1) → **cache miss**
6. Recupero $B(1)$ nella memoria RAM
7. Copio da $B(1)$ a $B(8)$ nella L1
8. Copio $B(1)$ in un registro
9. Eseguo somma

► Iterazione $i=2$

1. Cerco $A(2)$ nella cache di primo livello(L1) → **cache hit**
2. Copio $A(2)$ in un registro
3. Cerco $B(2)$ nella cache di primo livello(L1) → **cache hit**
4. Copio $B(2)$ in un registro
5. Eseguo somma

► Iterazione $i=3$

► Iterazione $i=1$

1. Cerco $A(1)$ nella cache di primo livello (L1) → **cache miss**
2. Recupero $A(1)$ nella memoria RAM
3. Copio da $A(1)$ a $A(8)$ nella L1
4. Copio $A(1)$ in un registro
5. Cerco $B(1)$ nella cache di primo livello (L1) → **cache miss**
6. Recupero $B(1)$ nella memoria RAM
7. **Scarico la riga di cache che contiene $A(1)$ - $A(8)$**
8. Copio da $B(1)$ a $B(8)$ nella L1
9. Copio $B(1)$ in un registro
10. Eseguo somma

► Iterazione $i=2$

1. Cerco $A(2)$ nella cache di primo livello(L1) → **cache miss**
2. Recupero $A(2)$ nella memoria RAM
3. **Scarico la riga di cache che contiene $B(1)-B(8)$**
4. Copio da $A(1)$ a $A(8)$ nella L1
5. Copio $A(2)$ in un registro
6. Cerco $B(2)$ nella cache di primo livello (L1) → **cache miss**
7. Recupero $B(2)$ nella memoria RAM
8. **Scarico la riga di cache che contiene $A(1)-A(8)$**
9. Copio da $B(1)$ a $B(8)$ nella L1
10. Copio $B(2)$ in un registro
11. Eseguo somma

► Iterazione $i=3$

► Effetto variabile in funzione della dimensione del data set

```

...
integer , parameter  :: offset=..
integer , parameter  :: N1=6400
integer , parameter  :: N=N1+offset

....
real (8)             :: x (N,N) , y (N,N) , z (N,N)

...
do j=1,N1
  do i=1,N1
    z (i, j)=x (i, j)+y (i, j)
  end do
end do

...

```

offset	tempo
0	0.361
3	0.250
400	0.252
403	0.253

La soluzione é il padding.

- ▶ Raddoppiano le transazioni sul bus
- ▶ Su alcune architetture:
 - ▶ causano errori a runtime
 - ▶ sono emulati in software
- ▶ Sono un problema
 - ▶ con tipi dati strutturati(TYPE e struct)
 - ▶ con le variabili locali alla routine
 - ▶ con i common
- ▶ Soluzioni
 - ▶ ordinare le variabili per dimensione decrescente
 - ▶ opzioni di compilazione (quando disponibili . . .)
 - ▶ common diversi/separati
 - ▶ inserimento di variabili "dummy" nei common

```
parameter (nd=1000000)
real*8 a(1:nd), b(1:nd)
integer c
common /data1/ a,c,b
....
do j = 1, 300
  do i = 1, nd
    sommal = sommal + (a(i)-b(i))
  enddo
enddo
```

Diverse performance per:

```
common /data1/ a,c,b
common /data1/ b,c,a
common /data1/ a,b,c
```

Dipende dall'architettura e dal compilatore che in genere segnala e cerca di sanare con opzione di align common

- ▶ Tutti i processori hanno contatori hardware di eventi
- ▶ Introdotti dai progettisti per CPU ad alti clock
 - ▶ indispensabili per debuggare i processori
 - ▶ utili per misurare le prestazioni
 - ▶ fondamentali per capire comportamenti anomali
- ▶ Ogni architettura misura eventi diversi
- ▶ Sono ovviamente proprietari
 - ▶ IBM:HPCT
 - ▶ INTEL:Vtune
- ▶ Esistono strumenti di misura multiplatforma
 - ▶ Valgrind,Oprofile
 - ▶ PAPI
 - ▶ Likwid
 - ▶ ...

- ▶ Mantiene il suo stato finché un cache-miss non ne causa la modifica
- ▶ È uno stato nascosto al programmatore:
 - ▶ non influenza la semantica del codice (ossia i risultati)
 - ▶ influenza le prestazioni
- ▶ La stessa routine chiamata in due contesti diversi del codice può avere prestazioni del tutto diverse a seconda dello stato che “trova” nella cache
- ▶ La modularizzazione del codice tende a farci ignorare questo problema
- ▶ Può essere necessario inquadrare il problema in un contesto più ampio della singola routine

- ▶ Software Open Source utile per il Debugging/Profiling di programmi Linux, di cui non richiede i sorgenti (black-box analysis), ed è composto da diversi tool:
 - ▶ Memcheck (detect memory leaks, ...)
 - ▶ Cachegrind (cache profiler)
 - ▶ Callgrind (callgraph)
 - ▶ Massif (heap profiler)
 - ▶ Etc.
- ▶ <http://valgrind.org>

```
valgrind --tool=cachegrind <nome_eseguibile>
```

- ▶ Simula come il vostro programma interagisce con la gerarchia di cache
 - ▶ due cache indipendenti di primo livello (L1)
 - ▶ per istruzioni (I1)
 - ▶ per dati (D1)
 - ▶ una cache di ultimo livello, L2 o L3(LL)
- ▶ Riporta diverse statistiche
 - ▶ I cache reads (Ir numero di istruzioni eseguite), I1 cache read misses(I1mr),LL cache instruction read misses (ILmr)
 - ▶ D cache reads, Dr,D1mr,D1mr
 - ▶ D cache writes, Dw,D1mw,D1mw
- ▶ Riporta (opzionale) il numero di branch e quelli mispredicted

```
==14924== I refs: 7,562,066,817
==14924== I1 misses: 2,288
==14924== LLi misses: 1,913
==14924== I1 miss rate: 0.00%
==14924== LLi miss rate: 0.00%
==14924==
==14924== D refs: 2,027,086,734 (1,752,826,448 rd + 274,260,286 wr)
==14924== D1 misses: 16,946,127 ( 16,846,652 rd + 99,475 wr)
==14924== LLd misses: 101,362 ( 2,116 rd + 99,246 wr)
==14924== D1 miss rate: 0.8% ( 0.9% + 0.0% )
==14924== LLd miss rate: 0.0% ( 0.0% + 0.0% )
==14924==
==14924== LL refs: 16,948,415 ( 16,848,940 rd + 99,475 wr)
==14924== LL misses: 103,275 ( 4,029 rd + 99,246 wr)
==14924== LL miss rate: 0.0% ( 0.0% + 0.0% )
```

```
==15572== I refs:          7,562,066,871
==15572== I1 misses:         2,288
==15572== LLi misses:       1,913
==15572== I1 miss rate:     0.00%
==15572== LLi miss rate:    0.00%
==15572==
==15572== D refs:          2,027,086,744 (1,752,826,453 rd + 274,260,291 wr)
==15572== D1 misses:       151,360,463 ( 151,260,988 rd + 99,475 wr)
==15572== LLd misses:      101,362 ( 2,116 rd + 99,246 wr)
==15572== D1 miss rate:    7.4% ( 8.6% + 0.0% )
==15572== LLd miss rate:   0.0% ( 0.0% + 0.0% )
==15572==
==15572== LL refs:         151,362,751 ( 151,263,276 rd + 99,475 wr)
==15572== LL misses:       103,275 ( 4,029 rd + 99,246 wr)
==15572== LL miss rate:    0.0% ( 0.0% + 0.0% )
```

- ▶ Cachegrind genera automaticamente un file `cachegrind.out.<pid>`
- ▶ Oltre alle precedenti informazioni vengono generate anche statistiche funzione per funzione

```
cg_annotate cachegrind.out.<pid>
```

- ▶ `—l1=<size>,<associativity>,<line size>`
- ▶ `—D1=<size>,<associativity>,<line size>`
- ▶ `—LL=<size>,<associativity>,<line size>`
- ▶ `—cache-sim=no|yes [yes]`
- ▶ `—branch-sim=no|yes [no]`
- ▶ `—cachegrind-out-file=<file>`

- ▶ Prodotto matrice matrice:ordine dei loop
- ▶ Prodotto matrice matrice:blocking
- ▶ Prodotto matrice matrice:blocking e padding
- ▶ Misura delle prestazioni delle cache

- ▶ Andare su `eser_2` (fortran/mm.f90 o c/mm.c)
- ▶ Misurare i tempi per $N=???$ al variare dell'ordine del loop
- ▶ Usare fortran e/o c
- ▶ Usare i diversi compilatori senza ottimizzazioni(-O0)

Indici	Fortran	C
i,j,k		
i,k,j		
j,k,i		
j,i,k		
k,i,j		
k,j,i		

```
1  ...
2  integer, parameter :: n=1024 ! size of the matrix
3  integer, parameter :: step=4
4  integer, parameter :: npad=0
5  ...
6  real(my_kind) a(1:n+npad,1:n) ! matrix
7  real(my_kind) b(1:n+npad,1:n) ! matrix
8  real(my_kind) c(1:n+npad,1:n) ! matrix (destination)
9
10     do jj = 1, n, step
11         do kk = 1, n, step
12             do ii = 1, n, step
13                 do j = jj, jj+step-1
14                     do k = kk, kk+step-1
15                         do i = ii, ii+step-1
16                             c(i,j) = c(i,j) + a(i,k)*b(k,j)
17                         enddo
18         ...
```

```
1 #define nn (1024)
2 #define step (4)
3 #define npad (0)
4
5 double a[nn][nn+npad];          /** matrici**/
6 double b[nn][nn+npad];
7 double c[nn][nn+npad];
8 ...
9   for (ii = 0; ii < nn; ii= ii+step)
10     for (kk = 0; kk < nn; kk = kk+step)
11       for (jj = 0; jj < nn; jj = jj+step)
12         for ( i = ii; i < ii+step; i++ )
13           for ( k = kk; k < kk+step; k++ )
14             for ( j = jj; j < jj+step; j++ )
15               c[i][j] = c[i][j] + a[i][k]*b[k][j];
16 ...
```

- ▶ Andate su `eser_4` (fortran/mm.f90 o c/mm.c)
- ▶ Misurare i tempi al variare della dimensione del blocking per matrici con **N=???**
- ▶ Usare Fortran e/o c
- ▶ Usare i diversi compilatori con livello di ottimizzazione **-O3**

Step	Fortran	C
4		
8		
16		
32		
64		
128		
256		

- ▶ Andate su `eser_4` (fortran/mm.f90 o c/mm.c)
- ▶ Misurare i tempi al variare della dimensione del blocking per matrici con $N=???$ e $npad=???$
- ▶ Usare Fortran e/o c
- ▶ Usare i diversi compilatori con livello di ottimizzazione `-O3`

Step	Fortran	C
4		
8		
16		
32		
64		
128		
256		

- ▶ valgrind
 - ▶ Utilizzare il tool cachegrind per "scoprire" come variano le prestazioni misurate modificando l'ordine dei loop

Introduzione

Architetture

La cache e il sistema di memoria

Pipeline

- ▶ Le CPU sono internamente parallele
 - ▶ pipelining
 - ▶ esecuzione superscalare
 - ▶ unità SIMD MMX, SSE, SSE2, SSE3, SSE4, AVX
- ▶ Per ottenere performance paragonabili con quelle sbandierate dal produttore:
 - ▶ fornire istruzioni in quantità
 - ▶ fornire gli operandi delle istruzioni


- ▶ Pipeline=tubazione, catena di montaggio
- ▶ Un'operazione è divisa in più passi indipendenti (stage) e differenti passi di differenti operazioni vengono eseguiti **contemporaneamente**
- ▶ Parallelismo sulle diverse fasi delle operazioni
- ▶ I processori sfruttano intensivamente il pipelining per aumentare la capacità di elaborazione

- ▶ **Somma di reali**
 1. Allineare esponente
 2. Sommare mantissa
 3. normalizzare il risultato
 4. arrotondamento


- ▶ **Esempio: $9.752 \cdot 10^4 + 4.876 \cdot 10^3$**
 - ▶ (1) $\rightarrow 9.752 \cdot 10^4 + 0.4876 \cdot 10^4$
 - ▶ (2) $\rightarrow 10.2396 \cdot 10^4$
 - ▶ (3) $\rightarrow 1.02396 \cdot 10^5$
 - ▶ (4) $\rightarrow 1.024 \cdot 10^5$

- ▶ I passi da fare per eseguire un'istruzione:
 1. Prendere l'istruzione dalla memoria
 2. Decodificare l'istruzione
 3. Inizializzare registri e prendere dati dalla memoria
 4. Eseguire l'istruzione (per esempio: somma di reali)
 5. Scrivere i risultati nella memoria.
- ▶ Come sfruttare la sequenzialità delle operazioni?
 - ▶ Perché non eseguire le singole sotto-operazioni di più operazioni differenti insieme (purché sfalsate di un passo)?


- ▶ Nell'ipotesi che:
 1. un'operazione si possa dividere in più sotto-operazioni;
 2. le singole sotto-operazioni siano tra di loro logicamente indipendenti;
 3. le singole sotto-operazioni impieghino (più o meno) lo stesso tempo;




- ▶ **ATTENZIONE:** è solo un esempio indicativo!!!!
- ▶ Ogni quadrato → 1 ciclo di clock.
- ▶ Un'istruzione è composta da tre passi;
- ▶ Nell'ipotesi che un passo venga completato in un ciclo:
 - ▶ Esegue 1 istruzione ogni tre cicli;
- ▶ Esempio (istruzione = calcolo floating point)
 - ▶ Clock = 100 Mhz
 - ▶ Mflops = 33
 - ▶ Bandwidth = $8 \cdot 33 \rightarrow 264$ MB/s




- ▶ Un'istruzione è composta da tre passi;
- ▶ Nell'ipotesi che un passo venga completato in un ciclo:
 - + Esegue 1 istruzione ogni ciclo (a pipeline piena)
 - Esegue 1 istruzione ogni 3 cicli (a pipeline vuota)
 - Più complessa da realizzare
 - Richiede una bandwidth maggiore
- ▶ Esempio (istruzione = calcolo floating point)
 - ▶ Clock = 100 Mhz
 - ▶ Mflops = 100/33 (pipeline piena/in stallo)
 - ▶ Bandwidth = $8 \cdot 100 \rightarrow 800$ MB/s a pipeline piena



- ▶ Un'istruzione è composta da sei passi
- ▶ Nell'ipotesi che un passo venga completato in un ciclo:
 - + Esegue 1 istruzione ogni ciclo (a pipeline piena)
 - + Permette di aumentare il clock
 - Esegue 1 istruzione ogni 6 cicli (a pipeline vuota)
 - Più complessa da realizzare
 - Richiede una bandwidth maggiore
- ▶ Esempio (istruzione = calcolo floating point)
 - ▶ Clock = 200 Mhz
 - ▶ Mflops = $200/33$ (pipeline piena/in stallo)
 - ▶ Bandwidth = $8*200 \rightarrow 1.6$ GB/s



- ▶ Un'istruzione è composta da sei passi;
- ▶ Nell'ipotesi che un passo venga completato in un ciclo:
 - + Esegue 2 istruzioni ogni ciclo (a pipeline piena)
 - Esegue 1 istruzione ogni 6 cicli (a pipeline vuota)
 - Più complessa da realizzare
 - Richiede una bandwidth maggiore ed indipendenza tra le istruzioni
- ▶ Esempio (istruzione = calcolo floating point)
 - ▶ Clock = 200 Mhz
 - ▶ Mflops = 400/33 (pipeline piena/in stallo)
 - ▶ Bandwidth = $8 \cdot 2 \cdot 200 \rightarrow 3.2$ GB/s



- ▶ Riordina dinamicamente le istruzioni
- ▶ anticipa istruzioni i cui operandi sono già disponibili
- ▶ postpone istruzioni i cui operandi non sono ancora disponibili
- ▶ riordina letture e scritture in memoria
- ▶ il tutto dipendentemente dalle unità funzionali libere

- ▶ Un'istruzione è composta da sei passi;
- ▶ Nell'ipotesi che un passo venga completato in un ciclo:
 - + Esegue 2 istruzioni ogni ciclo (a pipeline piena)
 - + Può ridurre lo stallo della pipeline
 - Esegue 1 istruzione ogni 6 cicli (a pipeline vuota)
 - Estremamente complessa da realizzare
- ▶ Esempio (istruzione = calcolo floating point)
 - ▶ Clock = 200 Mhz
 - ▶ Mflops = $400 / 33$ (pipeline piena/in stallo)
 - ▶ Bandwidth = $8 * 2 * 200 \rightarrow 3.2$ GB/s

- ▶ **Vantaggi:**
 - ▶ Aumento potenza (di picco): da 33 a 400 Mflops.
 - ▶ Possibilità di diminuire il clock: da 100 a 200 Mhz.
- ▶ **Problemi:**
 - ▶ dipendenza tra i dati (Pipeline di calcolo)
 - ▶ dipendenza tra le istruzioni (Pipeline funzionale)
 - ▶ Bandwidth necessaria: da 264 MB/s a 3200 MB/s
- ▶ **Da evitare assolutamente:**
 - ▶ DO WHILE, dipendenze inutili, procedure ricorsive

- ▶ L'esecuzione di un'istruzione presenta una pipeline (funzionale).
 1. Prendere l'istruzione dalla memoria
 2. Decodificare l'istruzione
 3. Inizializzare registri e prendere dati dalla memoria
 4. Eseguire l'istruzione (per esempio: somma di reali)
 5. Scrivere i risultati nella memoria.
- ▶ In questo caso limitano il riempimento della pipeline:
 - ▶ salti nel programma (function, subroutine, goto)
 - ▶ clausole IF-THEN-ELSE (eccezioni)
- ▶ Cosa fare:
 - ▶ inlining esplicito o automatico, test negli IF quasi sempre **false**

- ▶ I problemi principali sono:
 - ▶ come rimuovere la dipendenza tra le istruzioni?
 - ▶ come fornire abbastanza istruzioni indipendenti?
 - ▶ come fare in presenza di salti condizionali (if e loop)?
 - ▶ come fornire tutti i dati necessari?
- ▶ Chi deve modificare il codice?
 - ▶ la CPU? → sì per quel che può, OOO e branch prediction
 - ▶ il compilatore? → sì per quel che può, se lo evince dal codice
 - ▶ l'utente? → sì, nei casi più complessi
- ▶ Tecniche
 - ▶ loop unrolling → srotolo il loop
 - ▶ loop merging → fondo più loop insieme
 - ▶ loop splitting → decompongo loop complessi
 - ▶ inlining di funzioni → evito interruzioni di flusso di istruzioni

```
do 1000 z=1,nz
  do 1000 y=1,ny
    do 1000 x=1,nx/2
      hr(x,y,z,1)=hr(x,y,z,1)*norm      !! primo loop
      hi(x,y,z,1)=hi(x,y,z,1)*norm
      hr(x,y,z,2)=hr(x,y,z,2)*norm
      hi(x,y,z,2)=hi(x,y,z,2)*norm
      hr(x,y,z,3)=hr(x,y,z,3)*norm
      hi(x,y,z,3)=hi(x,y,z,3)*norm
1000  continue
  do 2000 z=1,nz
    do 2000 y=1,ny
      do 2000 x=1,nx/2
        ur(x,y,z,1)=ur(x,y,z,1)*norm    !! secondo loop
        ur(x,y,z,1)=ur(x,y,z,1)*norm
        ur(x,y,z,2)=ur(x,y,z,2)*norm
        ui(x,y,z,2)=ui(x,y,z,2)*norm
        ui(x,y,z,3)=ui(x,y,z,3)*norm
        ui(x,y,z,3)=ui(x,y,z,3)*norm
2000  continue
```

```
do 3000 z=1,nz
  k3=beta(z)
  do 3000 y=1,ny
    k2=eta(y)
    do 3000 x=1,nx/2
      k1=alfa(x,1)                                !! terzo loop
      k_quad=k1*k1+k2*k2+k3*k3+k_quad_cfr
      k_quad=1./k_quad
      sr=k1*hr(x,y,z,1)+k2*hr(x,y,z,2)+k3*hr(x,y,z,3)
      si=k1*hi(x,y,z,1)+k2*hi(x,y,z,2)+k3*hi(x,y,z,3)
      hr(x,y,z,1)=hr(x,y,z,1)-sr*k1*k_quad
      hr(x,y,z,2)=hr(x,y,z,2)-sr*k2*k_quad
      hr(x,y,z,3)=hr(x,y,z,3)-sr*k3*k_quad
      hi(x,y,z,1)=hi(x,y,z,1)-si*k1*k_quad
      hi(x,y,z,2)=hi(x,y,z,2)-si*k2*k_quad
      hi(x,y,z,3)=hi(x,y,z,3)-si*k3*k_quad
      k_quad_cfr=0.
    3000 continue
  usertime    1+2+3 = 1.646515
```

```

do 3000 z=1,nz
  k3=beta(z)
  do 3000 y=1,ny
    k2=eta(y)
    do 3000 x=1,nx/2
      hr(x,y,z,1)=hr(x,y,z,1)*norm           !! primo loop
      hi(x,y,z,1)=hi(x,y,z,1)*norm
      hr(x,y,z,2)=hr(x,y,z,2)*norm
      hi(x,y,z,2)=hi(x,y,z,2)*norm
      hr(x,y,z,3)=hr(x,y,z,3)*norm
      hi(x,y,z,3)=hi(x,y,z,3)*norm
      ur(x,y,z,1)=ur(x,y,z,1)*norm           !! secondo loop
      ur(x,y,z,2)=ur(x,y,z,2)*norm
      ur(x,y,z,3)=ur(x,y,z,3)*norm
      ui(x,y,z,2)=ui(x,y,z,2)*norm
      ui(x,y,z,3)=ui(x,y,z,3)*norm
      ui(x,y,z,3)=ui(x,y,z,3)*norm
      k1=alfa(x,1)                             !! terzo loop
      k_quad=k1*k1+k2*k2+k3*k3+k_quad_cfr
      k_quad=1./k_quad
      sr=k1*hr(x,y,z,1)+k2*hr(x,y,z,2)+k3*hr(x,y,z,3)
      si=k1*hi(x,y,z,1)+k2*hi(x,y,z,2)+k3*hi(x,y,z,3)
      hr(x,y,z,1)=hr(x,y,z,1)-sr*k1*k_quad
      hr(x,y,z,2)=hr(x,y,z,2)-sr*k2*k_quad
      hr(x,y,z,3)=hr(x,y,z,3)-sr*k3*k_quad
      hi(x,y,z,1)=hi(x,y,z,1)-si*k1*k_quad
      hi(x,y,z,2)=hi(x,y,z,2)-si*k2*k_quad
      hi(x,y,z,3)=hi(x,y,z,3)-si*k3*k_quad
      k_quad_cfr=0.
    3000 continue

usertime   0.983780   (1+2+3 = totale: 1.646515)
    
```

- ▶ L'operazione inversa al loop merging è il loop splitting
 - ▶ si separa un singolo loop con molte istruzioni con più loop con meno istruzioni
 - ▶ Può favorire il lavoro del compilatore consentendogli di fare unrolling e/o blocking (operazione fattibile con loop semplici);
 - ▶ Semplifica il flusso delle istruzioni;
 - ▶ Il vantaggio/svantaggio è difficilmente quantificabile a priori.

- ▶ All'interno di un loop, si sviluppa parzialmente il ciclo.

```

do j = 1, nj           -> do j = 1, nj
do i = 1, ni           -> do i = 1, ni, 2
  a(i, j)=a(i, j)+c*b(i, j) -> a(i, j)=a(i, j)+c*b(i, j)
                           -> a(i+1, j)=a(i+1, j)+c*b(i+1, j)
  
```

- ▶ Maggiore riempimento della pipeline;
- ▶ Riduce le strutture di controllo;
- ▶ Non usabile quando c'è dipendenza tra i dati;
- ▶ In genere è gestito dal compilatore;
- ▶ Esiste un unrolling ideale (dipende da problema, macchina, etc...);
- ▶ Implica un movimento più veloce di dati da e per la memoria (richiede maggiore bandwidth);

```
do 2000 z=1,nzp
  do 2000 y=1,nyp
    do 2000 x=1,nxp/2
      do 3000 i=1,3
        ar(i)=ur(x,y,z,i)
        ai(i)=ui(x,y,z,i)
        br(i)=hr(x,y,z,i)
        bi(i)=hi(x,y,z,i)
3000 continue
        hr(x,y,z,1)=ar(2)*br(3)-ar(3)*br(2)
        hr(x,y,z,2)=ar(3)*br(1)-ar(1)*br(3)
        hr(x,y,z,3)=ar(1)*br(2)-ar(2)*br(1)
        hi(x,y,z,1)=ai(2)*bi(3)-ai(3)*bi(2)
        hi(x,y,z,2)=ai(3)*bi(1)-ai(1)*bi(3)
        hi(x,y,z,3)=ai(1)*bi(2)-ai(2)*bi(1)
2000 continue

usertime      2.01301
```

```
do 2000 z=1,nzp
  do 2000 y=1,nyp
    do 2000 x=1,nxp/2
      ar(1)=ur(x,y,z,1)
      ai(1)=ui(x,y,z,1)
      br(1)=hr(x,y,z,1)
      bi(1)=hi(x,y,z,1)
      ar(2)=ur(x,y,z,2)
      ai(2)=ui(x,y,z,2)
      ...
      hr(x,y,z,1)=ar(2)*br(3)-ar(3)*br(2)
      hr(x,y,z,2)=ar(3)*br(1)-ar(1)*br(3)
      hr(x,y,z,3)=ar(1)*br(2)-ar(2)*br(1)
      hi(x,y,z,1)=ai(2)*bi(3)-ai(3)*bi(2)
      ...
    2000 continue

usertime      1.41762
```

```
do j= 1, n      !caso 1
  do i= 1, n
    y(j) = y(j) + x(i)*a(i,j)
  enddo
enddo
```

.....

```
do j= 1, n, 4  !caso 2
  do i= 1, n
    y(j+0) = y(j+0) + x(i)*a(i,j+0)
    y(j+1) = y(j+1) + x(i)*a(i,j+1)
    y(j+2) = y(j+2) + x(i)*a(i,j+2)
    y(j+3) = y(j+3) + x(i)*a(i,j+3)
  enddo
enddo
```

Tempi (f77 -O2 (-O5)):

caso 1: 0.8488270 (0.3282020)

caso 2: 0.3540250 (0.3215380) -> unrolling di 4

caso 2: 0.3248700 (0.2915500) -> unrolling di 8

```
do j = i, nj ! caso normale 1)
  do i = i, ni
    somma = somma + a(i,j)
  end do
end do
```

.....

```
do j = i, nj !reduction a 4 elementi.. 2)
  do i = i, ni, 4
    somma_1 = somma_1 + a(i+0,j)
    somma_2 = somma_2 + a(i+1,j)
    somma_3 = somma_3 + a(i+2,j)
    somma_4 = somma_4 + a(i+3,j)
  end do
end do
somma = somma_1 + somma_2 + somma_3 + somma_4
```

```
f77 -native -O2 (-O4)
```

```
tempo 1) ---> 4.49785 (2.94240)
```

```
tempo 2) ---> 3.54803 (2.75964)
```

- ▶ In genere l'unrolling è gestito dal compilatore
- ▶ Si può pure inibire il compilatore non facendogli capire quando le istruzioni sono indipendenti.
- ▶ Cosa può fare qui il compilatore?

```
do j = 1, nj
  do i = 1, ni
    a(low(i), up(j)) = a(low(i), up(j)) + b(i, j) * c(i, j)
  enddo
enddo
```

- ▶ Se non c'è dipendenza tra $\text{low}(i)$, $\text{up}(j)$ allora si può fare l'unrolling (a mano ...)

► e qui?

```
void accumulate(int n, double *a, double *s) {  
    int i;  
    for(i=0; i < n; i++)  
        a[i] += s[i];  
}
```

- Il compilatore non fa unrolling, nel timore di un possibile aliasing di **a** e **s** in chiamate tipo:
accumulate(10, b+1, b); che succede con unrolling?
- Dichiarando che non vi sarà aliasing:

```
void accumulate(int n, double* restrict a, double* restrict s) {  
    int i;  
    for(i=0; i < n; ++i)  
        a[i] += s[i];  
}
```

- Il compilatore ora potrà fare unrolling fiducioso che il programmatore non verrà meno alla parola data

- ▶ Inibisce inoltre l'unrolling (ed in genere il riempimento della pipeline):
 - ▶ Salti condizionali (**if** ...)
 - ▶ Chiamate a funzioni anche intrinseche o di libreria (sin, exp,)
 - ▶ Chiamate a procedure all'interno di un loop
 - ▶ Operazioni di I/O all'interno di un loop

- ▶ Come posso sapere cosa può fare il compilatore?
- ▶ Come posso sapere cosa effettivamente ha fatto il compilatore?

- ▶ Come posso sapere cosa può fare il compilatore?
- ▶ Come posso sapere cosa effettivamente ha fatto il compilatore?
- ▶ Consulto il manuale.

- ▶ Come posso sapere cosa può fare il compilatore?
- ▶ Come posso sapere cosa effettivamente ha fatto il compilatore?
- ▶ Consulto il manuale.
- ▶ Provate, ad esempio, il compilatore intel con la flag **-opt-report**.

- ▶ Prodotto matrice matrice: unrolling
- ▶ Prodotto matrice matrice: unrolling e padding

```
1  ...
2  integer, parameter :: n=1024 ! size of the matrix
3  integer, parameter :: step=4
4  integer, parameter :: npad=0
5  ...
6  real(my_kind) a(1:n+npad,1:n) ! matrix
7  real(my_kind) b(1:n+npad,1:n) ! matrix
8  real(my_kind) c(1:n+npad,1:n) ! matrix (destination)
9
10 do j = 1, n, 2
11     do k = 1, n
12         do i = 1, n
13             c(i,j+0) = c(i,j+0) + a(i,k)*b(k,j+0)
14             c(i,j+1) = c(i,j+1) + a(i,k)*b(k,j+1)
15         enddo
16     enddo
17 enddo
18 ...
```

```
1 #define nn (1024)
2 #define step (4)
3 #define npad (0)
4
5 double a[nn][nn+npad];      /** matrici**/
6 double b[nn][nn+npad];
7 double c[nn][nn+npad];
8 ...
9 for (i = 0; i < nn; i+=2)
10     for (k = 0; k < nn; k++)
11         for (j = 0; j < nn; j++) {
12             c[i+0][j] = c[i+0][j] + a[i+0][k]*b[k][j];
13             c[i+1][j] = c[i+1][j] + a[i+1][k]*b[k][j];
14         }
15 ...
```

- ▶ Andate su *eser_5* (fortran/mm.f90 o c/mm.c)
- ▶ Misurare i tempi per matrici con **N=1024** al variare dell'unrolling del loop esterno
- ▶ Usare Fortran e/o c
- ▶ Usare i compilatori gnu con livello di ottimizzazione **-O3**

Unrolling	Fortran	C
2		
4		
8		
16		

- ▶ Andate su *eser_5* (fortran/mm.f90 o c/mm.c)
- ▶ Misurare i tempi per matrici con **N=1024** al variare dell'unrolling del loop esterno con padding **npad=9**
- ▶ Usare Fortran e/o c
- ▶ Usare i compilatori gnu con livello di ottimizzazione **-O3**

Unrolling	Fortran	C
2		
4		
8		
16		

- ▶ Qual è la massima prestazione ottenibile facendo uso di:
 - ▶ blocking
 - ▶ unrolling loop esterno
 - ▶ padding
 - ▶ ... quant'altro
- ▶ per $N=2048$?